本書は、C言語の核となる概念であるポインタを、RISC-Vアセンブリを通じて学ぶことに特化しています。C言語で書かれたポインタのコードをアセンブリ言語に変換し、その過程でポインタの動作と処理を詳細に解説します。さらに、コンピュータアーキテクチャの基礎知識やアセンブリコードの読み解き方も紹介し、読者が実際にコンパイルやシミュレーションを行うことで、ポインタの理解を促進するとともに低レベルの技術への入門を支援します。RISC-Vアーキテクチャに関心のある方にも役立つ内容です。本書は、C言語におけるポインタの理解を深めたい方や、低レベル技術への入門を目指す方に最適です。

「パタ＆へネ」の名で親しまれる古典的名著の第6版。コンピュータ技術の初歩からモバイル／クラウド時代の最新のテーマまで深く解説。第6版での主な改訂内容は下記のとおり。 ■「高速化」に関する節をすべての章に含めるようにした。第1章で、行列の乗算プログラムをPython 言語で組む。これは性能が低いので、2章ではC言語を学習して、行列の乗算プログラムを組み直す。さらに以降の章では、行列の乗算の速度を速めるために、データ・レベル並列性、命令レベル並列性、スレッド・レベル並列性を順次活用し、さらに最新の記憶階層に適合するようにメモリ・アクセスを調節する。 ■第6版では、各章に「自習」の節を設けた。その中で考えを呼び起こす質問を発する。答えは各節の末尾に掲げたので、その答えをチェックすれば、自己評価できる。 ■Mooreの法則およびDennardのスケーリング則が当てはまらなくなったことを説明するのに加えて、第5版で顕著であった変化の動因としてのMoore の法則を強調しないようにした。 ■第2章では、2進数のデータには固有の意味はなく、プログラムによってデータ型が決まることを強調する材料を増やした。 ■第2章にはまた、MIPSと対照的な命令セットとして、ARMv7、ARMv8、およびx86に加えて、RISC-Vについての手短な説明を含めた。 ■第2章のベンチマークの例を、SPEC2006からSPEC2017に更新した。 ■第4章と第5章の包括的な例題解説の対象は、最新のARM A53マイクロアーキテクチャおよびIntel Core-i7 6700 Skylakeマイクロアーキテクチャに更新した。など

※この商品はタブレットなど大きいディスプレイを備えた端末で読むことに適しています。また、文字だけを拡大することや、文字列のハイライト、検索、辞書の参照、引用などの機能が使用できません。 ※この電子書籍は紙版書籍のページデザインで制作した固定レイアウトです。 SystemVerilogによる回路設計を実践的に解説 SystemVerilogによるFPGA/ASIC 設計方法を解説する入門書です。 SystemVerilog は、はデジタル回路設計のデファクトスタンダードであるVerilog HDLを拡張した言語で、検証に関する機能が強化されています．Verilog HDLは、ライバルであるVHDLに比べて比較的書きやすい言語といわれています。 本書は、若い技術者や学生向けに最近のSystemVerilogによるデジタル回路設計を解説するものです。FPGAへの実装やデジタル回路自体の基礎からSystemVerilogによるRISC V（リスク ファイブ）設計、Verilog HDLと比較しての注意点など、実践的な内容を解説しています。 第1章　ハードウェア記述言語による FPGA/ASIC 設計 第2章　FPGA への実装入門 第3章　ディジタル回路入門 第4章　SystemVerliog による順序回路設計 第5章　SystemVerilog による FPGA の設計と実装 第6章　SystemVerilog による ASIC 設計 第7章　SystemVerilogとVerilog HDLの対比と記述の罠

【コンピュータアーキテクチャがわかる!】 コンピュータアーキテクチャとは、より良いコンピュータの構成を模索し、設計し、実現するための方式です。学習には、重要概念の理解とハードウェアの設計、実装、そのシミュレーションによる動作確認と性能評価、また、FPGAなどにハードウェアを実装し、動作・検証・性能確認することが大切です。本書は、これらを通じてコンピュータアーキテクチャの本質を学ぶことを目指します。特に、オープンな命令セットアーキテクチャとして注目されているRISC-Vの採用、Verilog HDLによるハードウェアの記述、FPGAによるハードウェア動作まで、広い範囲を扱っている点が特徴です。 ■こんな方におすすめ ・コンピュータアーキテクチャの初学者および再入門者 ・コンピュータサイエンスをしっかり身につけたい学生の方 ・RISC-Vの入門者 ■目次 第1章 イントロダクション 　　1-1　コンピュータの基本構成 　　1-2　コンピュータの性能 　　1-3　特定用途向け半導体とFPGA 第2章 ディジタル回路の基礎 　　2-1　組み合わせ回路 　　2-2　順序回路 　　2-3　やわらかいハードウェアとしてのFPGA 第3章 ハードウェア記述言語Verilog HDL 　　3-1　ANDゲートのモジュール記述 　　3-2　記述したモジュールのインスタンス化とシミュレーション 　　3-3　文字列を表示するシステムタスク$display 　　3-4　ブロックの指定 　　3-5　指定した時間が経過するまで待たせる命令# 　　3-6　システムタスク$finishと$time 　　3-7　不定値xとハイインピーダンスz 　　3-8　複数本の信号線、数値の表現、default_nettype 　　3-9　三項演算子とマルチプレクサ 　　……ほか 第4章 RISC-V命令セットアーキテクチャ 　　4-1　RISC-V RV32I命令セットアーキテクチャの概要 　　4-2　データ形式、負の整数の表現 　　4-3　命令形式 　　4-4　R形式の算術演算命令、論理演算命令、シフト命令 　　4-5　I形式の算術演算命令、論理演算命令、シフト命令 　　4-6　ロード命令、ストア命令、エンディアンと整列 　　4-7　条件分岐命令とプログラムカウンタ 　　4-8　lui、auipc、jal、jalr命令とその他の命令 第5章 単一サイクルのプロセッサ 　　5-1　単一サイクルのプロセッサの設計方針 　　5-2　最初の版のプロセッサを設計するための構成要素 　　5-3　add命令を処理するx1のみの単一サイクルのプロセッサ 　　5-4　add命令を処理する単一サイクルのプロセッサ 　　5-5　addとaddi命令を処理する単一サイクルのプロセッサ 　　5-6　add、addi、lw、sw命令を処理する単一サイクルのプロセッサ 　　5-7　add、addi、lw、sw、bne命令を処理する単一サイクルのプロセッサ 　　5-8　シミュレーションの工夫と例題 第6章 プロセッサの高性能化の手法 　　6-1　回路の動作周波数とパイプライン処理 　　6-2　パイプライン処理（2段）のプロセッサの設計と実装 　　6-3　パイプライン処理（3段）のプロセッサの設計と実装 　　6-4　パイプライン処理（4段）のプロセッサの設計と実装 　　6-5　パイプライン処理のプロセッサと同期式メモリ 　　6-6　パイプライン処理（5段）のプロセッサの設計と実装 　　6-7　ここまでのプロセッサの性能 第7章 分岐予測 　　7-1　分岐予測の枠組み 　　7-2　分岐先バッファ 　　7-3　分岐の成立／不成立の予測 　　7-4　bimodal分岐予測 　　7-5　gshare分岐予測 第8章 キャッシュメモリ 　　8-1　メインメモリとキャッシュ 　　8-2　容量が大きくて遅いメモリ 　　8-3　プロセッサのストール 　　8-4　ダイレクトマップ方式のキャッシュメモリ 　　8-5　マルチワードのダイレクトマップ方式のキャッシュメモリ 　　8-6　セットアソシアティブ方式のキャッシュメモリ 　　8-7　データキャッシュ 第9章 FPGA評価ボードを利用した動作の確認 　　9-1　ファイルの準備 　　9-2　Vivadoで論理合成、配置・配線してFPGAで動作確認 ■著者プロフィール 吉瀬 謙二：東京工業大学教授。アダプティブコンピューティング研究推進体の代表、ACRiブログの編集長を務める。コンピュータアーキテクチャとFPGAシステムの研究と教育に従事している。

RISC-V実装の一つであるRocket ChipやBOOMと言ったCPUの名前と共に、チラホラ目に入る「Chisel」の文字。調べてみたけど資料も少なくて、どういう言語かわからない…という方に向けた書籍です。インストールに始まり、学ぶ上で避けて通れないScalaの文法や基本的なChiselの文法、Chiselの力が発揮されるテストとパラメタライズの方法までを1冊にまとめています。

※PDF版をご希望の方は Gihyo Digital Publishing (https://gihyo.jp/dp/ebook/2022/978-4-297-12915-6)も合わせてご覧ください。 コンピュータアーキテクチャ，とくにCPUの命令セットアーキテクチャについて，RISC-Vを例に「上のレイヤからアプローチする」ことで理解を深めることを目的とした一冊。本書を一通り読み終えるころには，低レイヤに対する一段上の実力がついているはずです！

本書では，UCバークレーで開発されたオープンソースの命令セット（ISA）「RISC-V」を用いて，CPUの作り方を解説します。コンピュータアーキテクチャ，ハードウェアに関する知識があまりない方にも理解できるように基礎からわかりやすく学んでいきます。CPUとコンピュータアーキテクチャのしくみを解説したうえで，基本整数命令の実装から，CPUの高速化で活躍するパイプラインの実装，スーパーコンピューターでも活躍するベクトル拡張命令(SIMD)，さらに，汎用CPUでは負荷の高い処理をより高速に実行するためにCPUへ追加可能なカスタム命令の実装までを行います。CPU設計に用いる基本言語としては，Velilogを抽象化したHDL（ハードウェア記述言語）であるChiselを利用しています。 CPUの自作範囲に関して，手順が煩雑なFPGAでの動作確認は行わず，ソフトウェア上でエミュレーションをゴールとしているので，ソフトウェアエンジニアの方にも取っ付きやすいものとなっています。 巻末には，昨今RISC-Vが注目されている理由を整理するため，RISC-Vのもたらす価値についてまとめています。